佳能半导体纳米压印技术的真正实力
荷兰ASML（阿斯麦）的极紫外光（EUV）曝光装置是制造数纳米先进半导体所必不可少的工具。然而，这一常规或许已经被日本佳能公司打破。其原因是佳能长年来从事研发的纳米压印（NIL）装置成功实现了商业化（图1），并于2023年10月13日开始销售。该装置可绘制5纳米级半导体工艺所需要的最小线宽为14纳米的电路图案，性能接近ASML开口数为0.33的EUV曝光装置所能实现的最小线宽13纳米的性能。据佳能光学机器业务本部副业务总部长岩本和德表示，“已收到大量咨询，特别是受到来自研发及光学领域的关注”。
 |
图1：纳米压印半导体制造装置“FPA-1200NZ2C” （摄影：《日经xTECH》） |
纳米压印装置是一种像盖章一样的，将纳米级别的图案刻在掩膜上，然后将图案转印的技术。使用纳米压印有两个优点：与EUV相比，可以减少工艺步骤，并且能将耗电量降至原来的十分之一（表1）。
 |
表1：纳米压印（NIL）一次就可制造出复杂的图案 （数据来源：《日经xTECH》根据阿斯麦和佳能的产品规格绘制） |
单次曝光就可以制造出复杂的图案
佳能纳米压印装置的图案转印过程如下。首先，利用佳能的喷墨技术，将液滴状的抗蚀剂涂布到晶圆上。然后，将刻有电路图案的掩膜压在抗蚀剂上，从上方照射紫外光，使抗蚀剂固化。待固化完成后，再将掩膜剥离（图2）。
 |
图2：转印方式的比较 （数据来源：《日经xTECH》根据佳能的资料绘制） |
纳米压印可以依照上述方法直接转印图案，因此即便是复杂图案的转印，也可在一次曝光中完成。如果依靠光刻的方式，只能在一次曝光中转印纵向或横向的形状（注1）。因此，如果有斜向图案或者多种图案交织在一起，就需要进行多次曝光。随着曝光次数的增加，其他工艺步骤（如蚀刻等）也会相应增加。
（注1）使用根据横、纵方向优化曝光条件的曝光方式。如果纵向和横向图案混合在一起，边缘的曝光分辨率会降低，边缘的图案会呈现锯齿状，因此需要分开曝光。
在复制掩膜上形成图案
纳米压印使用的是刻有实际尺寸图案的掩膜。据佳能介绍，他们使用电子束绘制实际尺寸的母掩膜，然后使用纳米压印装置制作出复制掩膜（图3）。由于纳米压印装置会使掩膜间出现直接的按压接触，与光刻方式相比更容易导致掩膜出现缺陷。因此会使用母掩膜大量制造出复制掩膜，并以良品替换缺陷品。具体一张母掩膜可以制造多少复制掩膜尚未公开。岩本和德表示，“线宽越小，制造复制掩膜就更加困难”。
 |
图3：以母掩模为基础，制造很多副本掩膜 （出处：《日经xTECH》） |
耗电量只有EUV曝光的十分之一
由于纳米压印的制造工艺简单，因此耗电量非常小。如前文所述，耗电量只有EUV曝光的十分之一（图4）。此外，装置结构也很简单，因此虽未公布详细的价格，但比EUV曝光装置的价格要便宜。
 |
图4：耗电量是EUV的十分之一 （摄影：《日经xTECH》） |
EUV曝光的耗电量之所以大，是因为光源的衰减大。在EUV曝光中，为实现精细加工，使用了波长为13.5纳米的极紫外光。这种光在空气及透镜中的光吸收非常大，如果以传统的透镜方式，光线将无法到达晶圆。因此，在EUV曝光中，通过将曝光机内部做成真空，用镜子反射光的方式，尽可能减少吸收，使光照射到晶圆上。然而，即便采用这种方法，由于镜子的反射率并非100％，因此光在到达晶圆之前便会衰减，能源效率约为5％。
实现实用化的3个要素
佳能多年来一直致力于纳米压印（NIL）的研究开发，被认为是通过开发出以下3项技术实现了产品化。即（1）高精度重叠；（2）畸变校正；（3）颗粒去除。
（1）“高精度重叠”，是通过将激光照射到晶圆和掩膜的四个角，来读取对准标记（Alignment mark），以1纳米以下的精度测量出位置，并以小于4纳米的精度进行重叠。重叠精度要求达到线宽的五分之一到六分之一。
（2）“畸变校正”，是通过从掩膜和晶圆的上方照射激光，加热以校正畸变（图5）。这利用到了晶圆和掩膜在线膨胀系数上的差异。晶圆的线膨胀系数比掩膜的大10倍，更加容易伸缩，因此可通过对两者分配不同的热量来对畸变进行校正。
 |
图5 利用线膨胀系数差异进行畸变校正 （出处：《日经xTECH》 |
（3）“颗粒去除”，是通过配备高性能过滤器和空气幕（Air curtain）使得晶圆上不会有颗粒附着，从而实现了比普通曝光装置更高的清洁环境（图6）。颗粒指的是微粒子杂质。如果晶圆上有颗粒附着，在压印掩膜时，颗粒会卡在图案的沟槽中，从而损坏掩膜。因此，对于工作环境有非常高的清洁度要求。
 |
图6 通过空气幕去除颗粒 （出处：《日经xTECH》根据佳能的资料制图） |
课题是提高处理能力和精细化加工精度
尽管佳能的纳米压印装置（NIL）可以实现与ASML的EUV曝光装置相匹敌的线宽，但在技术上仍有逊色于后者的地方。那就是对于晶圆的处理能力和精细化加工的精度。
佳能的纳米压印装置每小时能处理80片晶圆，ASML的EUV曝光装置可处理170片，是佳能装置的两倍以上。在纳米压印的作业工序中，最耗时的是等待抗蚀剂延展到掩膜图案内部的时间（图7）。岩本表示，目前，“抗蚀剂延展需要1.1秒，我们的目标是通过优化流程，缩短这一时间，从而提高处理能力”（注2）。
（注2）NIL不使用类似于EUV曝光装置的扫描方式，而是使用画有实际图案的掩膜直接进行压印，如果增大复制掩膜的口径，处理能力可能会得到提高。但增大口径，会加大定位难度，因此无法采用这种方法。
 |
图7 抗蚀剂延展时间与处理时间直接相关 （出处：《日经xTECH》） |
此外，在精细化加工精度方面，据岩本和德表示，“正在努力开发10纳米掩膜，目标是在2025年左右实现实用化”。纳米压印目前可以形成14纳米电路图案，但在更高精度的情况下，电子束在掩膜上绘图的稳定性会有所下降。
目标是与EUV装置共存
佳能的目的并不是用纳米压印装置正面挑战EUV曝光装置，而是寻求共存。如前文所述，使用纳米压印的吸引力是可减少工序以及降低耗电量。但在追求精细加工的精度方面，EUV曝光装置更胜一筹。因此，据岩本和德表示，“在可有效改善购置成本（Cost Of Ownership）的领域使用纳米压印，在即便要付出高成本也需要对精细加工有高要求的领域使用EUV”。据岩本和德表示，首先计划将纳米压印推广到3D NAND市场，然后分阶段将应用范围扩大到DRAM、逻辑半导体等需要更高精细加工精度的市场。同时也在考虑将纳米压印应用到超透镜（Metalens） 等光学领域。
青谷悠平 日经XTECH/日经ELECTRONICS
资料来源：日经XTECH
https://xtech.nikkei.com/atcl/nxt/mag/ne/18/00007/00239/
 |
| 了解更多日经BP资讯，请扫描二维码关注 |
文章版权归原作者所有。
